ISTILAH DALAM FPGA

Antifuse

Adalah lawan dari fuse, fuse itu sendiri adalah sekering yaitu alat yang digunakan sebagai pengaman dalam suatu rangkaian listrik apabila terjadi kelebihan muatan listrik atau suatu hubungan arus pendek. Cara kerjanya apabila terjadi kelebihan muatan listrik atau terjadi hubungan arus pendek, maka secara otomatis sekering tersebut akan memutuskan aliran listrik dan tidak akan menyebabkan kerusakan pada komponen yang lain. Jadi Antifuse itu sendiri adalah untuk menciptakan atau membangkitkan jalur elektrik konduktif atau memberikan jalan kepada muatan listrik yang besar untuk lewat.

Fine, Medium, Coarse Graine

1. Fine Grained

    Adalah arsitektur FPGA pada suatu sistem yang memiliki komponen yang kecil

2. Medium Grained

    Arsitekur FPGA pada suatu sistem dengan komponen yang sedang

3. Coarse Grained

    Arsitektur FPGA pada suatu sistem dengan komponen yang besar

MUX dan LUT

• MUX adalah Perangkat digital yang memilih 1 sinyal input dari beberapa sinyal input dan memasukkanya ke dalam sebuah saluran.

• LUT adalah RAM yang berkapasitas kecil yang berperan mengimplementasikan logika.

 CLB, LAB, dan Slice

• CLB adalah Komponen yang berfungsi memproses rangkaian logika yang dibuat oleh user.

• LAB adalah istilah lain dari CLB atau kumpulan dari CLB.

• Slice adalah komponen utama yang digunakan pada FPGA yang terdiri atas CLB.

Fast Carry Chains

Tipe jalur interkoneksi yang berfungsi dalam pembuatan fungsi fungsi logika agar dapat brjalan efisien

Processor Core

Otak dari sebuah processor dan pusat pengendali komputeryang berfungsi untuk melakukan perhitungan dan menjalankan tugas.

General purpose i/o

Pin generic pada chip yang perilakunya dapat dikontrol atau diprogram melaui perangkat lunak

Hard, Soft, dan Firm IP

• Hard IP adalah perwujudan  fisik dari design IP .Hard IP merupakan aplikasi terbaik untuk plug n play

• Soft  IP adalah implementasi processor dalam sebuah bahasa HDL (Hard Description Languange) tanpa optimasi yang luas untuk arsitektur tujuan.

• Firm IP adalah implementasi HDL namun sudah dioptimalkan untujk sebuah arsitektur FPGA tujuan.Contohnya altera nios II dan Xilinx microblaze processor.

System Gates

Sebuah 4 masukan yang dapat digunakan untuk mempresentasikan antara 1 sampai lebih dari 20 gerbang logika yang mempunyai 2 masukan .

Clocking

Sebuah clock pada FPGA yang biasanya dibuat serempak . Artinya bahwa setiap detak yang dihasilkan dalam sebuah FPGA terjadi serentak akan mempengaruhi semua kondisi yang ada.